芯片物理实现工程师
岗位摘要
独立完成Block和Chip Top物理实现与设计收敛工作，包括布局规划（Floorplan）、布局布线（Place & Route）、时钟树综合（CTS）、物理验证（DRC/LVS）等
岗位职责
- 独立完成Block和Chip Top物理实现与设计收敛工作，包括布局规划（Floorplan）、布局布线（Place & Route）、时钟树综合（CTS）、物理验证（DRC/LVS）等
- 执行时序签核（STA）、功耗分析与优化、电压降分析（IR Drop）及物理签核验证，确保芯片满足PPA目标
- 针对高性能、低功耗场景开展定制化后端收敛工作，包括关键时序路径分析和优化、功耗分析与优化
- 与前端设计团队紧密合作，理解设计架构，从物理实现角度提供设计优化反馈
- 独立完成模块级或芯片级形式化验证、低功耗验证等工作，理解形式化验证及低功耗设计验证概念与方法
任职要求
- 本科及以上学历，微电子、电子工程、计算机科学或相关专业
- 5年以上数字设计后端工作经验，有先进工艺节点（7nm及以下）流片经验者优先
- 熟练掌握业界主流EDA工具，如Innovus/ICC2/Fusion Compiler、Primetime、StarRC等
- 具备PPA优化经验，了解高性能、低功耗设计的物理实现方法
福利待遇
- 薪资范围30,000至50,000元，共15薪
工作地址
成都武侯区易上OCG国际中心-C座1503