CPU内核验证专家
岗位摘要
负责CPU流水线前端、后端核心模块的Pre-silicon功能验证，包括Fetch、BPU、Decode、Rename、Dispatch、Issue、Execute、LSU、ROB、Retire、ICache/DCache、TLB、异常中断、分支预测等
岗位职责
- 负责CPU流水线前端、后端核心模块的Pre-silicon功能验证，包括Fetch、BPU、Decode、Rename、Dispatch、Issue、Execute、LSU、ROB、Retire、ICache/DCache、TLB、异常中断、分支预测等
- 基于SystemVerilog/UVM搭建模块级、子系统级Testbench，开发定向用例、约束随机指令用例、边界用例、异常用例，覆盖完整指令集、流水线冲突、数据依赖、访存时序、流水线冲刷、stall、bubble场景
- 基于Spike/QEMU/ISS指令集模拟器进行逐周期、逐指令结果比对，使用Cycle-Accurate模型做RTL行为对标，确保微架构时序、流水线状态、访存行为正确性
- 负责L1 I/D Cache、TLB、Cache coherence、内存序、原子指令、屏障指令、多核共享访存场景验证，熟悉MESI/MOESI/ACE/CHI一致性基础流程
- 搭建功能覆盖率、代码覆盖率模型，分析未覆盖场景并定向补用例，完成回归测试、BUG定位、波形调试、时序分析、验证文档交付
- 对状态机、仲裁逻辑、流水线控制、FIFO、关键通路开展形式验证，挖掘死锁、非法状态、边界漏洞
- 负责超标量乱序执行、分支预测、寄存器重命名、访存乱序、Store-Load Forwarding、内存歧义预测等高级微架构特性验证
任职要求
- 硕士及以上学历，微电子、集成电路、计算机体系结构、电子工程相关专业
- 熟练掌握Verilog/SystemVerilog、UVM验证方法学，熟悉Testbench、Factory、Callback、TLM、Coverage、Assertion
- 精通CPU微架构流水线，完整理解FrontEnd+BackEnd全流程，熟悉乱序执行、数据依赖、Cache/TLB、分支预测、LSU访存机制
- 熟悉RISC-V/ARM ISA，熟悉指令集执行流程、异常、中断、特权架构
- 熟练使用VCS、Verdi、Makefile/Python仿真调试流程，具备大规模回归测试经验
- 熟悉Cycle-Accurate模型、ISS模拟器差分验证者优先
- 熟悉Cache一致性、内存序、CHI/AXI总线者优先
- 具备良好的bug分析能力、波形调试能力、逻辑思维能力
加分项
- 做过 CPU Core 模块级 / 子系统级完整验证项目
- 熟悉 Spike 仿真差分、随机指令验证框架
- 熟悉 形式验证、覆盖率收敛、性能场景验证
- 熟悉多核一致性、异构 Coherence Feature
- 了解编译器、指令调度、流水线 IPC 性能建模
- 胡先生 刚刚活跃
福利待遇
- 薪资范围60-90K，16薪
- 工作地点北京朝阳区望京国际研发园I座
工作地址
北京朝阳区望京国际研发园I座