数字后端工程师
岗位摘要
独立完成Block和Chip Top物理实现与设计收敛工作，包括Floorplan、APR、Clocking等；独立执行Timing ECO收敛时序；执行RC Extraction、STA、PV、EMIR等设计分析与收敛工作
岗位职责
- 独立完成Block和Chip Top物理实现与设计收敛工作，包括Floorplan、APR、Clocking等
- 独立执行Timing ECO收敛时序
- 执行RC Extraction、STA、PV、EMIR等设计分析与收敛工作
- 具备基本数字逻辑设计与可测性设计概念，与FE/DFT设计人员合作，持续优化设计PPA
- 熟练掌握主流设计工具使用方法，深入理解物理设计流程，参与数字后端设计流程优化
- 理解形式化验证、低功耗设计验证概念与方法，独立完成模块级或芯片级形式化验证、低功耗验证等工作
任职要求
- 3-5年数字后端工程师经验
- 有SoC、CPU、GPU等芯片成功流片经验
- 具有大型GPGPU芯片FCFP（Full Chip Floorplan）和FCT（Full Chip Timing）经验者优先
- 具有3年以上芯片流片经验者优先
- 熟悉tcl/tk、cshell、makefile、perl和python等脚本语言和流程自动化方法
- 熟练掌握主流后端设计工具和流程
- 具有DFT/DFX基础和Timing/EMIR经验和知识者优先
- 熟悉国产后端EDA工具者优先
福利待遇
- 薪资范围25-40K
工作地址
成都武侯区易上OCG国际中心-C座1503