CPU验证工程师
岗位摘要
负责CPU流水线前端与后端核心模块（Fetch、BPU、Decode、Rename、Dispatch、Issue、Execute、LSU、ROB、Retire、ICache/DCache、TLB、异常中断、分支预测等）的Pre-silicon功能验证
岗位职责
- 负责CPU流水线前端与后端核心模块（Fetch、BPU、Decode、Rename、Dispatch、Issue、Execute、LSU、ROB、Retire、ICache/DCache、TLB、异常中断、分支预测等）的Pre-silicon功能验证
- 基于SystemVerilog/UVM搭建模块级、子系统级Testbench，开发定向用例、约束随机指令用例、边界用例及异常用例，覆盖完整指令集及流水线各类场景
- 基于Spike/QEMU/ISS指令集模拟器进行逐周期、逐指令结果比对，使用Cycle-Accurate模型对RTL行为进行对标，保证微架构时序与访存行为正确性
- 负责L1 I/D Cache、TLB、Cache一致性、内存序、原子指令、屏障指令及多核共享访存场景验证，熟悉MESI/MOESI/ACE/CHI一致性基础流程
- 搭建功能覆盖率与代码覆盖率模型，分析未覆盖场景并定向补充用例，完成回归测试、BUG定位、波形调试、时序分析及验证文档交付
- 对状态机、仲裁逻辑、流水线控制、FIFO及关键通路开展形式验证，挖掘死锁、非法状态及边界漏洞
- 负责超标量乱序执行、分支预测、寄存器重命名、访存乱序、Store-Load Forwarding及内存歧义预测等高级微架构特性验证
任职要求
- 硕士及以上学历，微电子、集成电路、计算机体系结构、电子工程等相关专业
- 熟练掌握Verilog/SystemVerilog及UVM验证方法学，熟悉Testbench、Factory、Callback、TLM、Coverage、Assertion等
- 精通CPU微架构流水线，完整理解前端与后端全流程，熟悉乱序执行、数据依赖、Cache/TLB、分支预测及LSU访存机制
- 熟悉RISC-V/ARM ISA，了解指令集执行流程、异常、中断及特权架构
- 熟练使用VCS、Verdi、Makefile/Python仿真调试流程，具备大规模回归测试经验
- 熟悉Cycle-Accurate模型及ISS模拟器差分验证者优先
- 熟悉Cache一致性、内存序、CHI/AXI总线者优先
- 具备良好的Bug分析能力、波形调试能力及逻辑思维能力
- 有CPU Core模块级或子系统级完整验证项目经验者加分
- 熟悉Spike仿真差分、随机指令验证框架、形式验证、覆盖率收敛或性能场景验证者加分
- 熟悉多核一致性、异构Coherence Feature，或了解编译器、指令调度、流水线IPC性能建模者加分
加分项
- 做过 CPU Core 模块级 / 子系统级完整验证项目
- 熟悉 Spike 仿真差分、随机指令验证框架
- 熟悉 形式验证、覆盖率收敛、性能场景验证
- 熟悉多核一致性、异构 Coherence Feature
- 了解编译器、指令调度、流水线 IPC 性能建模
- 刘梦杰 刚刚活跃
福利待遇
- 薪资范围40K-70K，共16薪
- 工作地点可选北京、上海、深圳、成都多城市
工作地址
北京朝阳区望京国际研发园101