资深DDR PHY模拟设计师
岗位摘要
负责DDR PHY高速模拟电路的设计与开发，包括PLL/DLL/DDL/TXRX/ODT等，优化电路性能指标；分析高速信号传输中的问题，设计均衡电路（CTLE/DFE/FFE）补偿信道损耗，通过仿真确保信号眼图满足JEDEC规范
岗位职责
- 负责DDR PHY高速模拟电路的设计与开发，包括PLL/DLL/DDL/TXRX/ODT等，优化电路性能指标
- 分析高速信号传输中的问题，设计均衡电路（CTLE/DFE/FFE）补偿信道损耗，通过仿真确保信号眼图满足JEDEC规范
- 基于工艺节点调整电路参数，指导版图工程师完成物理设计，解决寄生效应和工艺角（PVT）波动影响
- 搭建仿真平台进行前仿/后仿验证，制定芯片测试方案，配合ATE工程师调试，分析测试数据并优化设计缺陷
- 编写技术文档，并与跨部门团队协作
任职要求
- 硕士及以上学历，5-10年相关工作经验，至少有两个PHY的silicon验证经验
- 精通芯片设计工具，熟悉JEDEC LP5/GDDR6/HBM3等协议标准
- 掌握半导体器件物理特性，具备SI/PI分析经验
- 具备良好的跨部门沟通能力和团队协作精神
工作地址
北京朝阳区望京国际研发园I