CPU设计资深专家/工程师
岗位摘要
负责CPU核心模块的微架构设计与RTL实现，重点覆盖取指与分支预测、发射与调度、内存子系统或Cache一致性等方向之一；负责所设计模块的微架构规格编写，包括功能描述、时序规划和面积预算
岗位职责
- 负责CPU核心模块的微架构设计与RTL实现，重点覆盖取指与分支预测、发射与调度、内存子系统或Cache一致性等方向之一
- 负责所设计模块的微架构规格编写，包括功能描述、时序规划和面积预算
- 熟悉CMODEL工作原理，能阅读、理解已有CMODEL代码并完成调试，配合RTL进行软硬件协同验证
- 对负责模块进行PPA（性能、面积、功耗）量化评估与迭代优化
- 参与架构方案评审，指导初级工程师，在IP集成阶段提供技术支持
任职要求
- 计算机、微电子、通信等相关专业，硕士8年以上CPU核内RTL设计经验
- 熟练掌握Verilog/SystemVerilog，具备RTL级电路设计、综合与时序收敛经验
- 深入理解计算机体系结构，熟悉流水线、乱序执行、存储层次等核心概念
- 有CPU核内设计实际项目经验，在取指单元/分支预测器、指令发射/重命名/调度逻辑、Cache/TLB/MMU等内存子系统、Snoop/Directory等cache一致性协议实现等任一方向有深入参与
- 熟悉RISC-V或ARM等主流处理器ISA及其微架构实现
福利待遇
- 薪资范围40-70K
工作地址
北京朝阳区望京国际研发园I