SoC架构师（GPGPU方向）
岗位摘要
负责GPGPU/AI加速器SoC顶层架构定义，涵盖计算子系统、CPU子系统、内存子系统、片上网络/互连、IO子系统、安全、RAS、电源管理、调试/追踪及启动/固件等关键模块规划；主导SoC关键IP的选型、评估与集成策略，包括CPU IP、NoC/Fabric、PCIe/CXL控制器、HBM/GDD…
岗位职责
- 负责GPGPU/AI加速器SoC顶层架构定义，涵盖计算子系统、CPU子系统、内存子系统、片上网络/互连、IO子系统、安全、RAS、电源管理、调试/追踪及启动/固件等关键模块规划
- 主导SoC关键IP的选型、评估与集成策略，包括CPU IP、NoC/Fabric、PCIe/CXL控制器、HBM/GDDR/DDR内存控制器、IOMMU/SMMU、安全IP、RAS IP、电源管理IP及调试/追踪IP等
- 建立IP选型方法论，从性能、功耗、面积、延迟、带宽、QoS、一致性、可扩展性、验证复杂度、软件生态、供应商支持、授权成本、集成风险及长期可演进性等维度进行技术评估
- 规划SoC IP路线图和平台演进路线，定义不同产品代际间的IP复用、升级、替换和自研策略，支撑未来2-3代GPGPU/AI芯片产品演进
- 负责SoC互连架构设计，包括AXI/ACE/CHI/CXL/PCIe/NoC等协议和互连方案选型，定义带宽规划、QoS策略、仲裁机制、地址映射、内存排序、缓存一致性和死锁规避方案
- 负责内存子系统架构定义与优化，包括HBM/GDDR/DDR控制器、缓存层次结构、MMU/IOMMU、TLB、内存分区、通道交织、ECC/RAS、内存虚拟化及页面迁移等关键机制
- 针对AI训练/推理、HPC、图形、云GPU、多租户GPU等工作负载进行性能建模、Trace分析和瓶颈分析，指导NoC、缓存、内存带宽、DMA引擎、命令处理器、调度器和IO带宽等架构参数优化
- 负责每一代GPGPU SoC的架构演进分析，涵盖工艺节点、HBM代际、PCIe/CXL代际、NoC拓扑、缓存层次、内存容量/带宽、Chiplet划分、Die-to-Die互连、电源分配、RAS及虚拟化能力等方向
- 与GPU核心、编译器、驱动、运行时、固件、RTL、验证、物理设计、封装、板级、系统软件及产品团队紧密协作，确保架构方案可实现、可验证、可调优、可量产
- 与外部IP供应商、EDA供应商及生态伙伴协作，完成IP技术评估、接口需求定义、集成风险评审、性能目标对齐及调试问题闭环
- 定义SoC级低功耗和功耗管理架构，包括时钟/电源域划分、DVFS、电源门控、热节流、功耗遥测、功耗封顶及每瓦性能优化策略
- 参与芯片调试、性能调优和量产问题定位，基于硅片数据、性能分析数据、验证反馈、客户工作负载及上一代产品经验教训，推动下一代SoC架构改进
- 输出高质量架构文档和规格，包括SoC架构规格、IP选型报告、IP路线图、内存映射、接口规格、QoS规格、性能模型报告、电源管理规格、RAS规格及虚拟化规格等
任职要求
- 电子工程、计算机体系结构、微电子、计算机科学等相关专业本科及以上学历，硕士或博士优先
- 8年以上SoC/GPU/AI加速器/CPU/DPU/NPU/网络处理器/高性能ASIC架构、设计或系统分析经验，具备复杂芯片量产经验者优先
- 深入理解复杂SoC架构，包括互连、内存子系统、缓存一致性、DMA、中断、虚拟化、安全、启动流程、电源管理、调试/追踪及RAS等
- 熟悉AMBA协议体系（如AXI/ACE/CHI），熟悉PCIe、CXL、CCIX、NVLink、Infinity Fabric、UCIe或类似高速互连/Die-to-Die互连者优先
- 熟悉GPGPU/AI加速器架构，理解SIMT/SIMD、Warp/Wavefront、缓存层次结构、共享内存、张量核心/矩阵引擎、命令处理器、调度器及内存合并等概念
- 具备关键SoC IP选型、供应商评估、技术谈判或IP集成经验，理解商业IP与自研IP在性能、风险、成本、可控性、验证复杂度和长期演进上的权衡
- 熟悉主流SoC IP生态，包括ARM/RISC-V CPU、Arteris/ARM CMN/Synopsys NoC、Synopsys/Cadence/Rambus内存控制器、PCIe/CXL控制器、IOMMU/SMMU、安全IP及调试/追踪IP等
- 熟悉HBM/GDDR/DDR内存系统，理解内存带宽、延迟、Bank冲突、通道交织、页面策略、ECC/RAS、内存保护及内存虚拟化等机制
- 具备扎实的性能分析和建模能力，能够使用C++/Python/SystemC/gem5/专有仿真器等进行架构建模、流量建模、Trace分析、性能预测和设计空间探索
- 理解GPU软件栈和系统软件对SoC架构的影响，包括驱动、运行时、固件、编译器、OS内核、IOMMU、虚拟内存等
加分项
- l 有GPGPU公司相关工作经验
- l 参与过 Data Center GPU、AI Training / Inference
- Accelerator、HPC Accelerator、High-end
- SoC、DPU、NPU、Chiplet 或
- 5D / 3D 封装产品架构定义
- l 熟悉 GPU software ecosystem，包括 CUDA、ROCm、OpenCL、Vulkan、DirectX、MLIR、TVM、XLA、PyTorch backend、Triton
- l 熟悉云端 GPU 虚拟化和资源隔离场景，包括 SR-IOV、MIG-like partition、IOMMU、ATS / PRI / PASID、memory isolation、QoS isolation、secure multi-tenancy 等
- l 熟悉 Chiplet、HBM integration、UCIe、BoW、AIB、die-to-die interconnect、advanced packaging、interposer 和 silicon interposer / organic
- substrate 相关架构约束
- l 熟悉 RAS / Safety / Security 架构，包括 ECC、parity、poison、retry、scrubbing、secure boot、root of trust、TEE、firewall、memory encryption、attestation 等
- l 有从前一代产品 silicon data / customer workload / profiling data 反推下一代 SoC 架构演进的经验