DFT可测性设计工程师
岗位摘要
参与芯片项目DFT的早期规划工作；与前端设计团队合作制定芯片DFT实现策略；负责DFT实现，包括JTAG、Scan、Boundary Scan、Mem BIST和PHY Loopback Test
岗位职责
- 参与芯片项目DFT的早期规划工作
- 与前端设计团队合作制定芯片DFT实现策略
- 负责DFT实现，包括JTAG、Scan、Boundary Scan、Mem BIST和PHY Loopback Test
- 开发高覆盖率、低成本的测试向量（Test Pattern）
- 对DFT逻辑和测试向量进行仿真验证及时序分析
- 参与高速接口、Analog PHY等DFT测试逻辑的实现和仿真验证
- 协助上下游团队解决DFT相关问题
任职要求
- 微电子及相关专业，具备8年以上DFT工作经验
- 掌握数字电路设计全流程，包括仿真、验证、综合、时序分析等
- 熟练掌握DFT方法学，包括Scan、BIST、JTAG、ATPG
- 熟练掌握DFT EDA流程工具
- 熟练掌握Shell、TCL、Perl、Python等脚本语言中的一种或多种
- 熟练掌握DFT基本知识（JTAG/BSD/SCAN/MBIST/PHY Loopback Test），至少覆盖其中2~3个方向
- 熟悉芯片设计流程，掌握Verilog、SystemVerilog等数字逻辑设计基础知识
- 具备仿真经验，能使用VCS、Verdi等仿真调试工具
- 具备脚本开发经验，至少掌握TCL、Python、Perl、Makefile中的一种
- 具备较强的动手能力、自主学习及分析解决问题的能力
- 具备较强的责任心和工作主动性，具有优秀的团队协作与敬业精神
- 具备良好的英语水平
- 加分项：有DFT时序收敛工作经验
- 加分项：有高速接口或Analog PHY相关可测性设计RTL实现与验证经验
- 加分项：有交付测试向量并提供ATE调试支持的经验
- 加分项：有大规模芯片流片经验
- 加分项：有GPGPU、GPU、AI等芯片的DFT工程经验
加分项
- 有高速接口，analog PHY相关的可测性设计RTL实现，验证经验
- 交付测试向量并提供ATE调试支持
- GPGPU, GPU, AI 等芯片的DFT工程经验
- 马先生 刚刚活跃
福利待遇
- 薪资范围：30,000–50,000元/月，共15薪
- 工作地点：上海市闵行区壁仞科技
工作地址
上海闵行区壁仞科技