数字后端设计工程师
岗位摘要
独立完成Block和Chip Top物理实现与设计收敛，包括Floorplan、APR、Clocking等工作；独立执行Timing ECO，完成时序收敛；执行RC Extraction、STA、PV、EMIR等设计分析与收敛工作
岗位职责
- 独立完成Block和Chip Top物理实现与设计收敛，包括Floorplan、APR、Clocking等工作
- 独立执行Timing ECO，完成时序收敛
- 执行RC Extraction、STA、PV、EMIR等设计分析与收敛工作
- 与前端及DFT设计人员合作，持续优化设计PPA
- 熟练使用主流设计工具，深入理解物理设计流程，参与数字后端设计流程优化
- 独立完成模块级或芯片级形式化验证及低功耗验证等工作
任职要求
- 本科及以上学历，3至5年数字后端设计相关工作经验
- 具备大型GPGPU芯片全芯片Floorplan（FCFP）和全芯片时序（FCT）经验者优先
- 具有3年以上后端大规模芯片流片经验者优先
- 熟悉TCL/TK、CShell、Makefile、Perl和Python等脚本语言及流程自动化方法
- 熟练掌握主流后端设计工具和设计流程
- 具备DFT/DFX基础及Timing/EMIR相关经验与知识者优先
- 熟悉国产后端EDA工具者优先
福利待遇
- 薪资范围：30,000至60,000元/月，共15薪
- 工作地点：上海闵行区临港浦江科技广场16号楼
工作地址
上海闵行区临港浦江科技广场16号楼