Emu验证工程师
岗位摘要
负责CPU/SoC在硬件仿真平台（Cadence Palladium Z3/Z2/Z1、ZeBu、Veloce等）上的验证环境搭建与维护；搭建并持续优化emulation编译流程，包括增量编译、XMR扩展内存访问、设计分区与容量规划，缩短编译周转时间
岗位职责
- 负责CPU/SoC在硬件仿真平台（Cadence Palladium Z3/Z2/Z1、ZeBu、Veloce等）上的验证环境搭建与维护
- 搭建并持续优化emulation编译流程，包括增量编译、XMR扩展内存访问、设计分区与容量规划，缩短编译周转时间
- 负责testbench集成架构设计，包括UVM协同仿真（testbench运行于仿真器侧、DUT运行于emulator上）及transactor/事务级接口模型的开发与集成
- 集成SpeedBridge适配器等接口方案，完成DDR、PCIe、以太网等高速接口的速率适配与调试
- 负责长周期验证场景，包括boot测试、随机回归、压力测试、竞态场景等RTL仿真难以覆盖的用例
- 支撑软件团队pre-silicon软件启动，协助bootrom/固件/驱动/OS提前在emulator上进行开发调试
- 搭建hybrid emulation环境，实现emulator与虚拟原型的联合仿真（cosim）
- 深度使用硬件调试特性，包括checkpoint/restore断点回滚复现、免重编译探针、存储器实时读写及波形抓取
- 负责emulation资源与job调度管理及运行时性能调优，提升平台利用率
- 使用Python/TCL/Makefile/Perl开发编译-运行-回归自动化流程
任职要求
- 本科及以上学历，微电子/电子工程/计算机相关专业
- 5年以上验证经验，其中3年以上emulation平台实际使用经验
- 精通Cadence Palladium平台（编译流程、运行管理、调试工具链），或具备ZeBu、Veloce等同类平台深度使用经验
- 精通SystemVerilog/UVM，深入理解协同仿真架构（testbench与DUT的部署划分、时钟同步机制）
- 具备transactor/事务级接口模型集成或开发经验
- 具备RTL阅读能力，能够区分设计缺陷与平台/环境问题
- 熟悉CPU微架构，包括流水线、Cache/MMU、一致性总线（CHI/AXI）、DDR/PCIe接口协议
- 熟练掌握Python/TCL/Shell脚本开发
- 具备良好的跨团队协作能力，能够对接DV、设计、软件三个团队
- 【加分项】具备CPU/大型SoC完整emulation启动经验（OS在emulator上成功运行）
- 【加分项】具备checkpoint/restore用于竞态复现及随机失败调试的实战经验
- 【加分项】具备lockstep验证经验（emulator与RTL仿真器逐周期比对）
- 【加分项】具备UVM testbench向emulation迁移改造经验
- 【加分项】具备多用户仿真farm（job调度、容量管理）运维经验
- 【加分项】兼具FPGA原型验证经验
加分项
- 有 CPU/大 SoC 完整 emulationbring
- up 经验（OS 在 emulator 上跑通)
- 有 checkpoint/restore 用于竞态复现、随机失败 debug 的实战经验
- 有 lockstep 验证经验（emulator 与 RTL 仿真器逐周期比对）
- 有 UVMtestbench 向 emulation 迁移的改造经验
- 有多用户仿真 farm（job 调度、容量管理）运维经验
- 刘梦杰 刚刚活跃
福利待遇
- 薪资范围35K-65K，共16薪
- 岗位覆盖上海、北京、成都、深圳多地，可选择意向城市
工作地址
北京朝阳区望京国际研发园101