低功耗设计工程师（GPU方向）
岗位摘要
直接对芯片整体power/能效指标负责，主导制定GPU/AI芯片的静态功耗、动态功耗、能效比（TFLOPS/W）等量化目标，并驱动团队达成；负责GPU芯片Low Power顶层架构设计（电源域、时钟方案、功耗状态机、DVFS/AVS策略等），输出Low power top spec，并完成技术任务…
登录后保留你的岗位线索
邮箱登录后可继续查看完整职责、任职要求和原岗位入口，并使用收藏与浏览记录沉淀适合自己的机会。
岗位职责
- 直接对芯片整体power/能效指标负责，主导制定GPU/AI芯片的静态功耗、动态功耗、能效比（TFLOPS/W）等量化目标，并驱动团队达成
- 负责GPU芯片Low Power顶层架构设计（电源域、时钟方案、功耗状态机、DVFS/AVS策略等），输出Low power top spec，并完成技术任务拆解与技术把关
- 垂直拉通系统软硬件、芯片架构、IP、后端设计等多团队，建立低功耗技术沟通机制，确保低功耗方案在系统级真实落地并发挥实际效应
- 与固件/驱动/操作系统团队协同，定义硬件-软件协同的功耗管理接口（如P-state、c-state、热管理等），实现从芯片到系统的端到端功耗优化
- 推动架构、前端、后端、验证团队在低功耗设计上的信息对齐与决策闭环，解决因技术孤岛导致的能效损失
- 负责芯片Low Power发展整体方向规划，制定1~3年技术路线图，对标国际顶尖水平（如NVIDIA、AMD、Intel的GPU低功耗方案）
- 引入国际先进低功耗技术（如精细粒度电源门控、自适应电压缩放、AI辅助功耗预测、先进制程低功耗特性等），快速提升公司低功耗设计水平至国际领先
- 提升Low Power团队整体技术能力，包括功耗建模、功耗分析、功耗优化、低功耗验证等核心能力建设，培养能打硬仗的低功耗专家梯队
- 负责芯片Low Power新流程建设和现有流程优化，建立覆盖架构评估、RTL功耗优化、门级功耗签核、硅后功耗校准的全流程功耗管控体系
- 推行标准化的低功耗设计套件（UPF/CPF规范、功耗分析checklists、功耗回归流程），提升多项目复用的效率与质量
- 建立功耗数据的度量、归因与跟踪机制，支持每次流片后的能效复盘与持续改进
- 对Low Power相关的关键设计评审、技术决策、signoff质量进行技术把关
- 识别能效设计中的早期风险（如电源域划分不合理、漏电失控、动态电压降超标等），并推动解决方案落地
任职要求
- 微电子、电子工程、计算机科学或相关专业硕士及以上学历，博士优先
- 10年以上芯片设计经验，其中6年以上低功耗架构或低功耗设计经验
- 3年以上技术团队管理经验（10人以上团队优先）
- 有GPU、AI训练芯片、高性能SoC或服务器芯片的低功耗设计并成功量产的经历
- 精通DVFS、AVS、电源/时钟门控、多电压域、多阈值库、自适应体偏置等主流低功耗技术，并具备在先进工艺（7nm及以下）的实际落地经验
- 熟练使用功耗分析优化工具（PowerArtist、PTPX、Prime-Power等），具备硅前功耗建模与硅后功耗测量/校准的项目经验
- 深刻理解系统级功耗管理机制（ACPI、P-state、CPPC等），具备软硬件协同功耗优化能力
- 具备极强的跨团队拉通能力，能驱动架构、设计、软件、系统等多个团队为共同能效目标协同工作
- 曾主导制定低功耗技术路线，并成功引入外部先进技术（如来自行业领先公司的设计方法学或工具）
福利待遇
- 薪资范围：30-60K·16薪
- 工作地点：北京朝阳区望京国际研发园
- 团队氛围积极，与行业顶尖人才共事
- 参与前沿GPU/AI芯片低功耗设计，技术成长空间大
工作地址
北京朝阳区望京国际研发园I
登录后查看完整岗位详情
使用邮箱验证码登录后，可查看完整职责、任职要求、原岗位入口，并继续使用收藏和浏览记录。列表摘要保持公开，完整详情用于保护数据质量和降低恶意抓取。