返回岗位列表

数字后端设计工程师

查看原岗位

地点：上海薪资：30-60K 日期：2026-03-03

岗位摘要

独立完成 Block 和 Chip Top 物理实现与设计收敛工作，包括 Floorplan, APR, Clocking 等；独立执行 Timing ECO 收敛时序，确保设计满足时序要求

岗位职责

独立完成 Block 和 Chip Top 物理实现与设计收敛工作，包括 Floorplan, APR, Clocking 等
独立执行 Timing ECO 收敛时序，确保设计满足时序要求
执行 RC Extraction、STA、PV、EMIR 等设计分析与收敛工作
与 FE/DFT 设计人员合作，持续优化设计 PPA
参与数字后端设计流程优化，熟练掌握主流设计工具使用方法
独立完成模块级或芯片级形式化验证及低功耗验证工作

任职要求

本科及以上学历，具有 5-10 年相关工作经验
具有大型 GPGPU 芯片 FCFP 和 FCT 经验者优先
具有 3-10 年后端大规模芯片流片经验者优先
熟悉 tcl/tk、cshell、makefile、perl 和 python 等脚本语言
熟练掌握主流后端设计工具和流程，熟悉国产后端 EDA 工具者优先
具有 DFT/DFX 基础和 Timing/EMIR 经验和知识者优先

福利待遇

提供 15 薪的薪酬待遇

工作地址

上海闵行区壁仞科技