返回岗位列表

编译器开发工程师

查看原岗位

地点：北京薪资：薪资未公开日期：2026-07-20

岗位摘要

针对自研架构，设计和优化kernel综合器，支持硬件架构验证及高性能算子交付；负责核心基础设施的维护与演进：多层IR及lower过程、编程范式抽象、面向Tensor抽象、ISA层抽象

岗位职责

针对自研架构，设计和优化kernel综合器，支持硬件架构验证及高性能算子交付
负责核心基础设施的维护与演进：多层IR及lower过程、编程范式抽象、面向Tensor抽象、ISA层抽象
负责关键Pass的设计与优化，如生命周期/活跃性分析、资源分配、Peehole优化
建设与维护回归体系：单元测试/集成测试、CI稳定性、代码规范与静态检查
与硬件团队协同设计，反馈自研指令集的性能与易用性问题
与算子/性能工具/硬件设计团队协作，沉淀设计文档与开发指南

任职要求

精通C++（C++14或以上），具备扎实的软件工程能力，如设计模式、模块化设计、调试、代码评审
熟悉Linux开发环境与构建测试体系（CMake、单元测试框架、CI基本实践）
理解并行体系结构与性能基础（SIMT/GPU或类似模型、内存层级、同步与一致性基本概念）
良好的沟通协作能力，能输出清晰的技术方案与文档
具有好奇心与学习能力，并在之前的项目中得到验证
加分项：有编译原理经验（IR/CFG、数据流分析、live interval、寄存器分配、指令选择/调度、DCE/拷贝传播等）
加分项：有LLVM/MLIR/TVM/Triton/TileLang等编译器或kernel codegen相关经验
加分项：有汇编级性能优化、资源分配、指令重排、手排任务级流水等经验
加分项：有DSL设计经验
加分项：有基于公式的理论性能建模，性能计数器设计与使用经验
加分项：有vibe coding经验：复杂项目及多人协作项目的构建及管理

加分项

有编译原理经验：IR/CFG、数据流分析、live interval、寄存器分配、指令选择/调度、DCE/拷贝传播等
有LLVM/MLIR/TVM/Triton/TileLang等编译器或kernel codegen相关经验
有汇编级性能优化、资源分配、指令重排、手排任务级流水等经验
有基于公式的理论性能建模，性能计数器设计与使用经验
有vibe coding经验：复杂项目及多人协作项目的构建及管理