返回岗位列表

设计验证工程师

查看原岗位

地点：美国薪资：薪资未公开日期：2025-10-29

岗位摘要

负责一个或多个自定义IP模块、子系统（计算、互连、内存等）或全芯片SoC级功能的验证；根据架构和微架构规范定义验证计划；使用SystemVerilog/UVM或等效方法开发约束随机、定向和系统级测试平台

岗位职责

负责一个或多个自定义IP模块、子系统（计算、互连、内存等）或全芯片SoC级功能的验证
根据架构和微架构规范定义验证计划
使用SystemVerilog/UVM或等效方法开发约束随机、定向和系统级测试平台
构建和维护激励生成器、检查器、监视器和记分牌，以确保高覆盖率和正确性
推动缺陷分类、根本原因分析，并与设计团队密切合作解决问题
为模块级和顶层环境的回归基础设施、覆盖率分析和收敛做出贡献

任职要求

拥有EE/CE/CS或同等专业的学士/硕士学位，并具备3年以上硬件验证经验
在行业标准流程中成功验证复杂IP或SoC设计的经验
精通SystemVerilog、UVM以及常见的仿真和调试工具（例如VCS、Questa、Verdi）
对计算机架构概念、内存和缓存系统、一致性、互连和/或ML计算原语有深入了解
熟悉性能建模、形式验证或仿真是加分项
具备在快节奏、跨学科团队中工作的经验，并对构建可靠的硬件充满热情