SLT良率优化工程师
岗位摘要
依据产品规格制定SLT测试方案并与DE/Diag/SE团队协同开发测试用例;Debug SLT筛片失效芯片,分析根因并提出良率提升改进方案;评估SLT测试用例覆盖度与成本,持续优化测试程序
登录后保留你的岗位线索
邮箱登录后可继续查看完整职责、任职要求和原岗位入口,并使用收藏与浏览记录沉淀适合自己的机会。
岗位职责
- 依据产品规格制定SLT测试方案并与DE/Diag/SE团队协同开发测试用例
- Debug SLT筛片失效芯片,分析根因并提出良率提升改进方案
- 评估SLT测试用例覆盖度与成本,持续优化测试程序
- 与CP/FT/DFT工程师协作推动失效case前移,提高前期测试覆盖率
- 分析板卡打板失效与SLT筛片差异,定位芯片级问题并给出改进措施
- 联合可靠性工程师追踪Foundry级芯片失效原因
任职要求
- 硕士3年或本科5年以上,至少2年复杂SOC硅后验证测试及debug经验,有GPU/CPU/AI产品经验优先
- 熟悉SLT/FT/CP测试流程,具备low-level芯片诊断经验更佳
- 熟练使用Linux系统,了解主流AI模型与算子
- 具备良好的Python等脚本开发能力
- 熟练操作SLT Handler及实验室常用仪器
- 自我驱动、自我管理能力强,具备优秀跨部门沟通协调能力
福利待遇
- 参与顶尖GPGPU芯片全流程验证,技术成长空间大
- 与行业专家并肩作战,积累先进工艺与AI芯片经验
- 上海核心区办公,配套完善交通便利
- 具有竞争力的20-35K月薪及绩效激励
工作地址
上海闵行区壁仞科技m
登录后查看完整岗位详情
使用邮箱验证码登录后,可查看完整职责、任职要求、原岗位入口,并继续使用收藏和浏览记录。列表摘要保持公开,完整详情用于保护数据质量和降低恶意抓取。