模拟/混合信号高速Serdes设计工程师
岗位摘要
负责设计模拟、混合信号高速Serdes相关模块，从模块定义、确定指标到全面仿真验证，以满足客户需求；作为IP部门成员，设计下一代模拟、混合信号的高速模块（如PLL等电路）；参与制定IP设计指标、测试计划、验证计划，以及设计微顶层的具体指标
登录后保留你的岗位线索
邮箱登录后可继续查看完整职责、任职要求和原岗位入口，并使用收藏与浏览记录沉淀适合自己的机会。
岗位职责
- 负责设计模拟、混合信号高速Serdes相关模块，从模块定义、确定指标到全面仿真验证，以满足客户需求
- 作为IP部门成员，设计下一代模拟、混合信号的高速模块（如PLL等电路）
- 参与制定IP设计指标、测试计划、验证计划，以及设计微顶层的具体指标
- 全程参与从顶层设计、具体电路设计、顶层布局规划、定制版图设计到最终设计交付的全过程
- 与版图、集成、验证、物理实现等各部门协调合作，共同推进产品研发
任职要求
- 对经典模拟、混合信号电路（如ADC、DAC、IO、LDO、偏置电路、运算放大器等）有实际设计经验
- 拥有Serdes、GDDR、PLL、ADC/DAC等模块设计经验者优先
- 对以下一种或多种Serdes电路有实际设计经验者可优先考虑：驱动器、接收器、串行器、解串器、相位插值器、低抖动PLL、时钟数据恢复电路、高速时钟分布、偏置与带隙基准、电压调节器
登录后查看完整岗位详情
使用邮箱验证码登录后，可查看完整职责、任职要求、原岗位入口，并继续使用收藏和浏览记录。列表摘要保持公开，完整详情用于保护数据质量和降低恶意抓取。