前端设计工程师
岗位摘要
开发RTL到NETLIST的检查流程和环境；优化逻辑设计到物理实现的流程；负责前端full chip RTL的静态验证到netlist的交付；协同前端设计部门优化设计性能和功耗；评估与研究新工艺、EDA工具和流程
登录后保留你的岗位线索
邮箱登录后可继续查看完整职责、任职要求和原岗位入口，并使用收藏与浏览记录沉淀适合自己的机会。
岗位职责
- 开发RTL到NETLIST的检查流程和环境
- 优化逻辑设计到物理实现的流程
- 负责前端full chip RTL的静态验证到netlist的交付
- 协同前端设计部门优化设计性能和功耗
- 评估与研究新工艺、EDA工具和流程
任职要求
- 熟练掌握前端EDA工具和流程
- 熟悉SDC和STA
- 熟悉ECO流程和低功耗流程
- 熟悉Verilog等硬件描述语言
- 熟练掌握Makefile、Perl、shell和python
- 极强的责任感，能够按时提交任务
登录后查看完整岗位详情
使用邮箱验证码登录后，可查看完整职责、任职要求、原岗位入口，并继续使用收藏和浏览记录。列表摘要保持公开，完整详情用于保护数据质量和降低恶意抓取。