高级FPGA设计工程师
岗位摘要
负责基于Altera Agilex I-Series及Xilinx Versal等高端FPGA平台的前端设计与开发工作；完成高速接口子系统的架构设计、RTL实现与集成，包括PCIe、Ethernet、DDR等控制器与Serdes、PCS、MAC等Hard IP的配置与调优
登录后保留你的岗位线索
邮箱登录后可继续查看完整职责、任职要求和原岗位入口，并使用收藏与浏览记录沉淀适合自己的机会。
岗位职责
- 负责基于Altera Agilex I-Series及Xilinx Versal等高端FPGA平台的前端设计与开发工作
- 完成高速接口子系统的架构设计、RTL实现与集成，包括PCIe、Ethernet、DDR等控制器与Serdes、PCS、MAC等Hard IP的配置与调优
- 深入参与AMBA（尤其是AXI）总线架构设计，构建高带宽、低延迟的数据通路
- 负责FPGA代码开发，仿真验证、时序分析与综合优化，确保设计满足性能与资源约束
- 配合系统团队完成板级调试、链路测试与问题定位，支撑产品快速迭代与交付
任职要求
- 重点本科或硕士及以上学历，电子工程、通信工程、微电子、计算机等相关专业
- 5-10年大型FPGA设计开发经验，具备电信级或数据中心网络设备开发背景
- 熟练掌握Altera Agilex I-Series、Xilinx Versal等高端FPGA平台，熟悉Quartus/Vivado开发工具链
- 具备Hard IP（Serdes、PCS、MAC）的集成、配置与调试经验，能独立完成高速串行链路的物理层调优
- 深入理解PCIe（Gen4/5/6）、Ethernet（400G/800G及以上）、DDR（4/5）等高速接口协议
- 精通AMBA总线体系，尤其是AXI协议（AXI3/4/5），具备复杂互联架构设计经验
- 精通Verilog/SystemVerilog，具备扎实的RTL coding能力，代码风格规范
- 熟练使用仿真工具，能独立完成模块级与系统级仿真验证
- 具备较强的时序分析与综合经验，能定位并解决时序违例问题
- 熟悉NoC（片上网络）架构或有过NoC在FPGA上的实现经验者优先
- 有800G智能网卡开发经验者优先
加分项
- 熟悉 NoC（片上网络）架构或有过 NoC 在 FPGA 上的实现经验
- 有800G智能网卡开发经验
- 我们提供 具有竞争力的薪酬体系与项目激励
- 参与高端芯片及复杂系统 协议开发验证经验
- 与资深硬件架构师及系统团队紧密协作，快速成长空间
- 杨先生 本周活跃
- 壁仞科技 · 技术
福利待遇
- 具有竞争力的薪酬体系与项目激励
- 参与高端芯片及复杂系统协议开发验证经验
- 与资深硬件架构师及系统团队紧密协作，快速成长空间
工作地址
上海闵行区临港浦江科技广场16号楼
登录后查看完整岗位详情
使用邮箱验证码登录后，可查看完整职责、任职要求、原岗位入口，并继续使用收藏和浏览记录。列表摘要保持公开，完整详情用于保护数据质量和降低恶意抓取。