模拟设计工程师（PLL）
岗位摘要
确定PLL子系统功耗、抖动、频率范围与面积等关键指标；依据SerDes和PCIe系统需求制定PLL电路架构；完成模拟PLL或AD PLL核心模块（PFD、电荷泵、环路滤波器、LC-VCO、CML缓冲器、可编程分频器等）设计
登录后保留你的岗位线索
邮箱登录后可继续查看完整职责、任职要求和原岗位入口，并使用收藏与浏览记录沉淀适合自己的机会。
岗位职责
- 确定PLL子系统功耗、抖动、频率范围与面积等关键指标
- 依据SerDes和PCIe系统需求制定PLL电路架构
- 完成模拟PLL或AD PLL核心模块（PFD、电荷泵、环路滤波器、LC-VCO、CML缓冲器、可编程分频器等）设计
- 执行PLL闭环仿真验证并优化性能
- 指导版图团队完成后仿与参数调试
- 撰写微架构及设计文档并支持验证团队
- 制定测试方案并主导芯片回片调试与性能优化
任职要求
- 电子/半导体相关专业硕士及以上，熟悉半导体工艺与器件物理
- 精通Bandgap、偏置、放大器、比较器、DAC、开关电容及LC振荡器等基础模拟/混合信号电路
- 深入掌握失配抑制、环路稳定性、低噪声与低功耗设计技术
- 具备8年以上低抖动整数/小数PLL研发经验，完整开发过PFD、电荷泵、LC-VCO/DCO、环路滤波器、可编程分频器及Σ-Δ调制器
- 对模拟及AD PLL系统有系统级理解，熟悉发展趋势
- 熟悉FinFET设计流程，熟练运用主流EDA工具
- 积极进取，乐于接受挑战
福利待遇
- 16薪绩效奖金，35-65K月薪区间
- 北京/西安/上海多城市选择，望京国际研发园优质办公环境
- 参与前沿GPU芯片项目，技术成长空间大
- 团队技术氛围浓厚，与行业专家共事
工作地址
北京朝阳区望京国际研发园1
登录后查看完整岗位详情
使用邮箱验证码登录后，可查看完整职责、任职要求、原岗位入口，并继续使用收藏和浏览记录。列表摘要保持公开，完整详情用于保护数据质量和降低恶意抓取。