高速接口PHY模拟设计工程师
岗位摘要
负责高速接口PHY的模拟设计，包括高速ADC、DAC、PLL、CDR、FFE、CTLE、DFE、serializer、Deserializer等电路设计；负责功能性能仿真和测试，优化和健全模拟/混合设计流程，指导和协助版图设计和性能优化，完成电路的后仿和调试
登录后保留你的岗位线索
邮箱登录后可继续查看完整职责、任职要求和原岗位入口，并使用收藏与浏览记录沉淀适合自己的机会。
岗位职责
- 负责高速接口PHY的模拟设计，包括高速ADC、DAC、PLL、CDR、FFE、CTLE、DFE、serializer、Deserializer等电路设计
- 负责功能性能仿真和测试，优化和健全模拟/混合设计流程，指导和协助版图设计和性能优化，完成电路的后仿和调试
- 负责撰写设计电路相关的微架构/设计文档
任职要求
- 有3年以上（博士学位）和5年以上（硕士学位）高速Serdes、PLL、ADC、DAC等研发工作经验
- 熟悉FinFET芯片设计流程和主流工艺制程
- 熟练掌握各种模拟和数字电路设计和验证
- 对模拟和数模混合电路有深入了解，深入理解Mismatch Mitigation、Low Noise and Low Power Design等设计技术
- 积极进取，愿意接受挑战
登录后查看完整岗位详情
使用邮箱验证码登录后，可查看完整职责、任职要求、原岗位入口，并继续使用收藏和浏览记录。列表摘要保持公开，完整详情用于保护数据质量和降低恶意抓取。