返回岗位列表

SerDes/DDR硬件工程师

查看原岗位

地点：深圳薪资：薪资未公开日期：2026-01-29

岗位摘要

负责SerDes（串行器/解串器）、DDR模块的设计与调试，包括原理图设计评审、PCB布局布线指导及仿真验证；进行信号完整性分析，解决高速信号传输问题；制定并执行SerDes、DDR验证计划（功能测试/性能测试/兼容性测试）

岗位职责

负责SerDes（串行器/解串器）、DDR模块的设计与调试，包括原理图设计评审、PCB布局布线指导及仿真验证
进行信号完整性分析，解决高速信号传输问题
制定并执行SerDes、DDR验证计划（功能测试/性能测试/兼容性测试）
负责硬件调试（信号质量分析/时序分析/功耗优化）
协同硬件/软件工程师优化系统性能
使用专业测试设备（示波器/逻辑分析仪等）进行信号分析与故障排除
参与EMC/EMI测试确保设计合规
编写技术文档（调试指南/测试报告/设计规范）
支持产品生产维护，解决产线技术问题

任职要求

电子工程/通信工程/电气技术/自动化相关专业本科及以上学历
2年以上SerDes高速通信芯片设计或DDR调试经验，有成功产品案例
熟悉高速数字电路设计及常见接口标准（QFSP/OFSP/InfiniBand/PCIe/USB/HDMI等）
精通信号完整性与电源完整性分析方法及工具
优秀的问题解决能力与团队协作精神
出色的逻辑思维与独立解决复杂技术问题的能力
优秀的沟通表达与技术文档撰写能力
英语流利（可读写技术文档）
对技术有深度热情的高潜力工程师