硬件工程师
岗位摘要
在一个快速、跨学科的团队中工作,汇集来自机器学习、硬件、编程语言和系统的专家;进行高性能机器学习加速器的架构、微架构和RTL设计;选择和集成内部及第三方IP;探索未来架构设计在性能、功耗、能耗和面积方面的各种权衡
登录后保留你的岗位线索
邮箱登录后可继续查看完整职责、任职要求和原岗位入口,并使用收藏与浏览记录沉淀适合自己的机会。
岗位职责
- 在一个快速、跨学科的团队中工作,汇集来自机器学习、硬件、编程语言和系统的专家
- 进行高性能机器学习加速器的架构、微架构和RTL设计
- 选择和集成内部及第三方IP
- 探索未来架构设计在性能、功耗、能耗和面积方面的各种权衡
- 参与系统架构的定义和评估
- 与仿真和PD团队合作,维护用于架构评估的最新成本函数
- 协调跨团队的芯片设计协作
- 与设计自动化团队合作,为工具开发提供指导和方向
任职要求
- 电气工程、计算机科学学士学位或同等实践经验
- 7年以上使用Verilog/System Verilog进行RTL设计的经验
- 5年以上微架构定义经验
- 3年以上RTL设计验证经验
- 具有高性能计算IP(例如GPU、DSP或机器学习加速器)的经验
- 具有评估速度、性能、功耗、面积等权衡的经验
- 对ASIC设计流程(包括RTL设计、验证、逻辑综合和时序分析)有良好的理解
- 具备机器学习加速器基本硬件要求和构建模块的实践知识,例如自定义数字格式、矩阵乘法单元、向量和逐元素计算等
- 具备使用C++和Python的开发经验者优先
- 具有物理设计背景或实践经验者优先
- 具有设计验证背景或实践经验者优先
- 了解高级综合者优先
- 具备基于Transformer的大型语言模型的工作知识者优先
- 了解用于机器学习加速的高性能和低功耗架构者优先
- 了解处理器核心SoC集成者优先
登录后查看完整岗位详情
使用邮箱验证码登录后,可查看完整职责、任职要求、原岗位入口,并继续使用收藏和浏览记录。列表摘要保持公开,完整详情用于保护数据质量和降低恶意抓取。