CPU设计资深专家
岗位摘要
负责CPU核心模块的微架构设计与RTL实现，重点方向包括取指与分支预测、发射与调度、内存子系统及Cache一致性协议；负责所设计模块的微架构规格文档编写，包括功能描述、时序规划及面积预算
岗位职责
- 负责CPU核心模块的微架构设计与RTL实现，重点方向包括取指与分支预测、发射与调度、内存子系统及Cache一致性协议
- 负责所设计模块的微架构规格文档编写，包括功能描述、时序规划及面积预算
- 熟悉CMODEL工作原理，能阅读和调试已有CMODEL代码，配合RTL进行软硬件协同验证
- 对负责模块进行PPA（性能、面积、功耗）量化评估与迭代优化
- 参与架构方案评审，指导初级工程师，并在IP集成阶段提供技术支持
任职要求
- 计算机、微电子、通信等相关专业，硕士学历，具备8年以上CPU核内RTL设计经验
- 熟练掌握Verilog/SystemVerilog，具备RTL级电路设计、综合与时序收敛经验
- 深入理解计算机体系结构，熟悉流水线、乱序执行、存储层次等核心概念
- 有CPU核内设计实际项目经验，在取指单元、分支预测器、指令发射调度、Cache/TLB/MMU或Cache一致性协议等方向有深入参与
- 熟悉RISC-V或ARM等主流处理器ISA及其微架构实现
- （加分项）熟悉AXI/AHB/APB/CHI等总线协议，有SoC集成经验
- （加分项）有ASIC全流程经验，包括综合、STA、功耗分析及DFT
- （加分项）具备C/C++编程能力，能独立编写或修改CMODEL
- （加分项）参与过高性能处理器（频率≥2GHz或等效宽度≥6发射）项目者优先
- （加分项）有NPU/GPU等加速器设计经验，参与过NPU流水线或TensorCore设计
加分项
- 熟悉 AXI / AHB / APB / CHI 等总线协议，有 SoC 集成经验
- 有 ASIC 全流程经验（综合、STA、功耗分析、DFT）
- 有 C/C++ 编程能力，能独立编写或修改 CMODEL
- 参与过高性能处理器（频率 ≥ 2GHz 或等效宽度 ≥ 6 发射）项目者优先
- 有 NPU / GPU 等加速器设计经验，参与过 NPU 流水线或 TensorCore 设计
- 梅女士 刚刚活跃
福利待遇
- 薪资范围：40,000–70,000元/月，共16薪
工作地址
北京朝阳区望京国际研发园I