返回岗位列表

DDR PHY 模拟设计师

查看原岗位

地点：北京薪资：40-70K 日期：2026-05-08

岗位摘要

负责DDR PHY高速模拟电路的设计，包括PLL/DLL/DDL/TXRX/ODT等模块，优化电路性能指标；分析高速信号传输中的问题，设计均衡电路（CTLE/DFE/FFE）补偿信道损耗，通过仿真确保信号眼图满足JEDEC规范

岗位职责

负责DDR PHY高速模拟电路的设计，包括PLL/DLL/DDL/TXRX/ODT等模块，优化电路性能指标
分析高速信号传输中的问题，设计均衡电路（CTLE/DFE/FFE）补偿信道损耗，通过仿真确保信号眼图满足JEDEC规范
基于工艺节点调整电路参数，指导版图工程师完成物理设计，解决寄生效应和工艺角（PVT）波动影响
搭建仿真平台进行前仿/后仿验证，制定芯片测试方案，配合ATE工程师调试，分析测试数据并优化设计缺陷
有10年以上相关工作经验，至少有两个PHY的silicon验证经验
编写技术文档，推进跨部门协作

任职要求

精通芯片设计相关工具
熟悉JEDEC LP5/GDDR6/HBM3等协议标准
掌握半导体器件物理特性
10年以上相关工作经验
本科及以上学历

福利待遇

具有竞争力的薪酬：40-70K·16薪
位于北京朝阳区望京国际研发园，交通便利
专业团队协作，职业发展空间大

工作地址

北京朝阳区望京国际研发园1